STI

当图形化尺寸收缩到0.5um时LOCOS和改善的PBL均也许操纵，这仿佛用一起厚墙侵夺太多的地盘隔断相邻的屋子，LOCOS的“鸟嘴”侵夺了硅表面对比大的空间，这些空间从来也许制做晶体管。本质上，晶体管被隔断氧化层围困，就像墙壁用于隔断街坊的屋子。在集成电路建造中，墙壁就同等于浅槽隔断(STI)，只不过半导体系造中不像是咱们本质糊口中修筑的墙，而是相同于操纵“沟壑”的方法来隔断氧化层，缩小被隔断晶体管与四周电路的耦合效应，保证电路模块寻常做事。

为了减小氧化层的腐蚀，人们钻研了以氮化硅为隐秘氧化层的硅刻蚀和沟槽氧化反映。接着钻研了浅沟槽隔断和用CVD氧化物沟槽填充替代热氧化反映工艺。一个简略的STI工艺以下图所示。

初期的STI工艺中，LPCVD氮化硅层用于做为单晶硅刻蚀的硬隐秘层和氧化物刻蚀中止层。CVD氧化物填充硅表面刻蚀的沟槽前，须要先成长一层薄的氧化抵挡层，况且将硼离子注入到沟槽的底部构成通道隔断结。通道隔断注入也许低落所需的隔断氧化层厚度，云云就也许减小沟槽的深度，因而也会在确定的水平上低落工艺的繁杂度和加工成本。光刻胶回刻蚀平缓化用于去除晶圆表面的CVD氧化物。经过适被取舍CF4/O2比，也许使光刻胶和氧化物刻蚀比到达1：1。回刻蚀工艺将中止于氮化硅层上，经过借助C-N光谱线记号的改革赢得刻蚀止境。用热磷酸将氮化硅去除后，留在沟槽内的氧化物做为隔断相邻元器件的隔断层，由于氧化物和四周的衬底材料不一致，因而会隔断沟槽双侧之间元器件的衔接，保证精良的隔断功能。

即使STI和LOCOS工艺比拟有很多好处，但却没有很快替代LOCOS。LOCOS工艺过程有较少的工序，云云也许保证产量。LOCOS在集成电路产业中延续操纵到20世纪90年月中期,当图形尺寸小于0.35um时，LOCOS本领的“鸟嘴”效应就成为不能忍耐的题目。由于景深的请求，细小的多少尺寸须要一个高度平缓化的表面以保证微影象本领的分析度。LOCOS在元件区和氧化物表面之间有一个A或更高的路子，这关于0.25um的图形太大。因而，STI工艺与氧化物CMP就被钻研进展而运用于集成电路建造。先进的STI工艺过程以下图所示。

由于集成电路元器件的外加电源电压曾经降到了1.8V或更低，不再须要通道隔断注入抬高场区的临界电压。沟槽填充工艺也许经过加热的O3-TEOSCVD在常压和低于常压前提下举行。高密度等离子体堆积氧化物寻常不须要加热退火过程，由于堆积过程中被重离子轰击过的氧化物会变得很精致，但是用O3-TEOS堆积的氧化物必需在高于摄氏度的氧处境下退火以使得薄膜精致。

STI工艺包含很多过程:氧化、氮化硅堆积、氮化硅/氧化物刻蚀、硅刻蚀、氧化物CVD、氧化物CMP、氧化物退火和去除氮化硅与二氧化硅垫底层。当元器件尺寸持续收缩时，STI工艺要紧的挑战是单晶硅刻蚀、氧化物CVD和氧化物CMP。STI氧化硅也也许经过在有源区构成应力抬高器件的速率。

FindRF最新快讯：FindRF曾经成为有名功率强调器品牌CPI的代办商，招待感兴味的亲们直接干系service